(Institución) (Institución)
 

Repositorio digital de tesis - URP >
Facultad de Ingeniería >
Ingeniería Electrónica >

Por favor, use este identificador para citar o enlazar este ítem: http://cybertesis.urp.edu.pe/handle/urp/1356

Título: Diseño de un amplificador limitador cmos para velocidades en tecnologías submicrónicas
Autor: Ochoa Castillo, Sergio Pablo
Temas: Radiofrecuencia
Tecnologia CMOS
Receptor Óptico
Amplificador Limitador
Radiofrequency
CMOS Technology
Optical Receiver
Limiting Amplifier
Fecha de publicación: 2018
Lugar de publicación: Universidad Ricardo Palma
Resumen: Este informe técnico propone el diseño de un bloque llamado Amplificador Limitador que se encuentra en los equipos que trabajan con fibra óptica o con altas tasas de transmision de datos y que estan integrados en una pastilla de silicio. El objetivo principal es aumentar el ancho de banda de un Amplificador Limitador mediante la aplicación de la técnica Inductive Peaking para lograr velocidades que corresponden a una portadora óptica OC-192 equivalente a 10 Gbps bajo el estándar SONET. Haciendo uso de tecnología CMOS con transistores de 130 nm de ancho de canal. A su vez se propone disminuir el consumo de potencia y el área ocupada en la pastilla de Silicio utilizando inductores activos y la eliminación de los capacitores de desacople DC entre etapas. Los resultados finales Post Layout demuestran que es posible extender el ancho de banda con las técnicas mencionadas anteriormente, reducir el consumo total y el área ocupada en la pastilla de Silicio y cumplir con las especificaciones técnicas requeridas. This technical report proposes the design of a block called Limiting Amplifier which is found in equipment that works with optical fiber or with high rates of data transmission and that are integrated in a silicon wafer. The main objective is to increase the bandwidth of a limiter amplifier by applying the Inductive Peaking technique to achieve speeds that correspond to an OC-192 optical carrier equivalent to 10 Gbps under the SONET standard, making use of CMOS technology with 130 nm channel width transistors. At the same time, it is proposed to reduce the power consumption and the area occupied in the chip using active inductors and the elimination of DC decoupling capacitors between stages. The final results of Post Layout show that it is possible to extend the bandwidth with the techniques mentioned above, reducing the total consumption and the area occupied in the silicon pellet and accomplishing with the required technical specifications.
Identificador digital (URI): http://cybertesis.urp.edu.pe/handle/urp/1356
Aparece en las colecciones: Ingeniería Electrónica

Descripción de archivos

Nombre de archivo Descripción Tamaño Formato
ochoa_sp.pdf1,74 MBAdobe PDFAbrir/Descargar
Ver estadísticas

Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.

 

CC Todos los contenidos de cybertesis.urp.edu.pe, salvo que se indique lo contrario, están licenciados bajo Creative Commons License
URP | NDLTD | Concytec DSpace Software Copyright © 2002-2008 MIT and Hewlett-Packard Contacto